Энергия ярымүткәргеч җайланмалары сәнәгатьтә, куллануда, хәрби һәм башка өлкәләрдә киң кулланыла, һәм югары стратегик позициягә ия. Электр җайланмаларының гомуми рәсеменә күз салыйк:
Энергия ярымүткәргеч җайланмаларны тулы типка, ярым контроль типка һәм контроль булмаган төргә бүлеп була, электр сигналларын контроль дәрәҗәсе буенча. Яисә йөртү схемасының сигнал үзлекләре буенча, аны көчәнеш белән идарә итүче типка, ток йөртүче төргә һ.б. бүләргә мөмкин.
| Классификация | тибы | Аерым көч ярымүткәргеч җайланмалары |
| Электр сигналларының контрольлеге | Ярым контроль тип | SCR |
| Тулы контроль | GTO 、 GTR ， MOSFET 、 IGBT | |
| Контрольсез | Күч диоды | |
| Сигнал үзенчәлекләре | Көч көчәнеше | IGBT OS MOSFET 、 SITH |
| Хәзерге йөртүче төр | SCR 、 GTO 、 GTR | |
| Эффектив сигнал дулкыны | Пульс триггер тибы | SCR 、 GTO |
| Электрон контроль төре | GTR OS MOSFET 、 IGBT | |
| Ток йөртүче электроннар катнашкан ситуацияләр | биполяр җайланма | Көч диоды 、 SCR 、 GTO 、 GTR 、 BSIT 、 BJT |
| Бер яклы җайланма | MOSFET 、 SIT | |
| Композит җайланма | MCT, IGBT, SITH һәм IGCT |
Төрле көч ярымүткәргеч җайланмалар көчәнеш, ток сыйдырышлыгы, импеданс мөмкинлеге, зурлык кебек төрле характеристикаларга ия. Фактта куллануда төрле җайланмалар төрле өлкәләргә һәм ихтыяҗларга карап сайланырга тиеш.
Ярымүткәргеч индустриясе туганнан бирле өч буын материаль үзгәрешләр кичерде. Бүгенге көнгә кадәр Si белән күрсәтелгән беренче ярымүткәргеч материал әле дә электр ярымүткәргеч җайланмалары өлкәсендә кулланыла.
| Ярымүткәргеч материал | Бандагап (eV) | Эретү ноктасы (К) | төп кушымта | |
| Беренче буын ярымүткәргеч материаллар | Ge | 1.1 | 1221 | Түбән көчәнеш, түбән ешлык, урта көч транзисторлары, фотодетекторлар |
| 2 нче буын ярымүткәргеч материаллар | Si | 0.7 | 1687 | |
| 3 нче буын ярымүткәргеч материаллары | Га | 1.4 | 1511 | Микродулкынлы, миллиметрлы дулкын җайланмалары, яктылык җибәрүче җайланмалар |
| SiC | 3.05 | 2826 | 1. Highгары температура, югары ешлыклы, нурланышка чыдам югары көчле җайланмалар 2. Зәңгәр, класс, кызгылт яктылык җибәрүче диодлар, ярымүткәргеч лазерлар | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | 00 3800 | ||
| ZnO | 3.37 | 2248 | ||
Ярым контрольдә тотылган һәм тулысынча контрольдә тотылган җайланмаларның характеристикаларын гомумиләштерегез:
| Devайланма төре | SCR | ГТР | MOSFET | IGBT |
| Контроль төр | Пульс триггеры | Агымдагы контроль | көчәнеш белән идарә итү | кино үзәге |
| үз-үзен ябу | Коммутацияне туктату | үз-үзен ябу җайланмасы | үз-үзен ябу җайланмасы | үз-үзен ябу җайланмасы |
| эш ешлыгы | ＜ 1 кг | ＜ 30 кг | 20khz-Mhz | ＜ 40 кг |
| Машина йөртү көче | кечкенә | зур | кечкенә | кечкенә |
| югалтуларны күчү | зур | зур | зур | зур |
| үткәрү югалту | кечкенә | кечкенә | зур | кечкенә |
| Вольт һәм агым дәрәҗәсе | 最大 | зур | минимум | күбрәк |
| Типик кушымталар | Урта ешлыклы индукция җылыту | UPS ешлык конвертер | электр белән тәэмин итүне күчү | UPS ешлык конвертер |
| бәя | иң түбән | түбән | уртасында | Иң кыйбат |
| үткәрү модуляциясе эффекты | бар | бар | юк | бар |
MOSFETлар белән танышу
MOSFET югары кертү импеденциясенә, түбән тавышка, яхшы җылылык тотрыклылыгына ия; аның гади җитештерү процессы һәм көчле нурланыш бар, шуңа күрә ул гадәттә көчәйткеч схемаларда яки күчү схемаларында кулланыла;
.
(2) Төрле процесслар буенча, ул TrenchMOSга бүленә: MOSFET окоп, нигездә 100В эчендә түбән көчәнеш кырында; SGT (Сплит капка) MOSFET: MOSFET бүленгән капка, нигездә 200В эчендә урта һәм түбән көчәнеш кырында; SJ MOSFET: MOSFET супер чишелеше, нигездә, югары көчәнеш кырында 600-800В;
Ачык дренаж схемасы кебек күчә торган электр белән тәэмин итүдә, дренаж ачык дренаж дип аталган йөкне тоташтыра. Ачык дренаж челтәрендә, көчәнеш никадәр югары булса да, йөк токы кабызылырга мөмкин. Бу идеаль аналог күчү җайланмасы. Бу MOSFET принцибы.
Базар өлеше ягыннан, MOSFETлар барысы да диярлек эре халыкара җитештерүчеләр кулында тупланган. Алар арасында, Infineon 2015-нче елда IR (Америка халыкара төзәтүче компаниясе) сатып алды һәм тармак лидеры булды. Ярымүткәргечтә шулай ук Фэрилд ярымүткәргечне сатып алу 2016 елның сентябрендә тәмамланды. Базар өлеше икенче урынга сикерде, аннары сату рейтингы Ренесас, Тошиба, IWC, ST, Вишай, Анши, Магна һ.б.
Төп агым MOSFET брендлары берничә сериягә бүленә: Америка, Япон һәм Корея.
Америка серияләре: Инфинон, ИР, Фэрилд, ярымүткәргеч, ST, TI, PI, AOS һ.б.;
Япон: Тошиба, Ренесас, ROHM һ.б.;
Корея серияләре: Магна, KEC, AUK, Морина Хироши, Шинан, KIA
MOSFET пакет категорияләре
PCB тактага ничек урнаштырылганы буенча, MOSFET пакетларының ике төп төре бар: плагин (Тишек аша) һәм өслек монтажы (faceир өсте). ?
Плагин төре - MOSFET кадаклары PCB такта монтаж тишекләреннән уза һәм PCB тактага эретелә. Гомуми плагин пакетларына түбәндәгеләр керә: икеле интернет-пакет (DIP), транзистор схемасы пакеты (TO), һәм челтәр массивы пакеты (PGA).
Плагин
Faceир өстенә монтажлау - MOSFET кадаклары һәм җылылык тарату фланглары PCB такта өслегендәге тактага эретелгән. Типик өслек монтаж пакетларына түбәндәгеләр керә: транзистор схемасы (D-PAK), кечкенә схема транзисторы (SOT), кечкенә схема пакеты (SOP), дүрт яссы пакет (QFP), пластик корыч чип ташучы (PLCC) һ.б.
өслек монтаж пакеты
Технология үсеше белән, PCB такталары, ана такталар һәм график карталар, хәзерге вакытта азрак плагин пакетларын кулланалар, һәм өстән монтаж пакетлары кулланыла.
1. Ике линия пакеты (DIP)
DIP пакетында ике рәт кадак бар һәм DIP структурасы булган чип розеткасына кертелергә тиеш. Аның тудыру ысулы - SDIP (кыскарту DIP), ул ике-ике кыскартылган пакет. Пин тыгызлыгы DIPныкыннан 6 тапкырга югарырак.
DIP төрү структурасы формаларына түбәндәгеләр керә: күп катламлы керамик икеле-линия DIP, бер катлы керамик ике-линия DIP, корыч рамка DIP (пыяла-керамик мөһерләү төре, пластик анкапсуляция структурасы төре, керамик аз эри торган пыяла анкапсуляциясе. тип) һ.б. DIP упаковкаларның характеристикасы шунда: ул PCB такталарын тишек белән эретеп ябыштыра һәм ана тактасы белән яхшы яраклаша.
Ләкин, аның упаковка мәйданы һәм калынлыгы чагыштырмача зур булганга, винтовка һәм чыгу процессында кадаклар җиңел җимерелә, ышанычлылыгы начар. Шул ук вакытта, процесс йогынтысы аркасында, кадаклар саны, гадәттә, 100 дән артмый. Шуңа күрә, электрон индустриянең югары интеграцияләнү процессында, DIP упаковкасы әкренләп тарих сәхнәсеннән китте.
2. Транзистор схемасы пакеты (TO)
Иртә упаковка спецификасы, мәсәлән, TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251 һ.б.
TO-3P / 247: Бу уртача югары көчәнеш һәм югары токлы MOSFETлар өчен еш кулланыла торган төрү формасы. Продукция югары көчәнешкә һәм көчле өзелүгә каршы тору үзенчәлекләренә ия. ?
TO-220 / 220F: TO-220F - тулы пластик пакет, һәм аны радиаторга урнаштырганда изоляцион такта өстәргә кирәкми; TO-220 урта пинкага тоташтырылган металл таблицага ия, һәм радиатор урнаштырганда изоляцион такта кирәк. Бу ике пакет стиленең MOSFETлары охшаш күренешләргә ия һәм алар бер-берсен кулланырга мөмкин. ?
TO-251: Бу пакетланган продукт, нигездә, чыгымнарны киметү һәм продукт күләмен киметү өчен кулланыла. Ул, нигездә, урта көчәнеш һәм югары ток 60Адан түбән һәм югары көчәнеш 7N астындагы шартларда кулланыла. ?
TO-92: Бу пакет чыгымнарны киметү өчен аз көчәнешле MOSFET (10А астындагы ток, 60В астындагы көчәнешкә каршы тору) һәм югары көчәнешле 1N60 / 65 өчен кулланыла.
Соңгы елларда, плагин төрү процессының эретеп ябыштыру бәясе һәм пач тибындагы продуктларга җылылыкның түбән таралуы аркасында, өслек монтаж базарында сорау артуын дәвам итә, бу шулай ук TO төрү үсешенә китерде. өслек монтаж пакетына.
TO-252 (шулай ук D-PAK дип атала) һәм TO-263 (D2PAK) икесе дә өске монтаж пакетлары .。
Продукциянең тышкы кыяфәтенә
TO252 / D-PAK - пластик чип пакеты, ул гадәттә электр транзисторларын һәм көчәнешне тотрыклыландыручы чипларны төрү өчен кулланыла. Бу хәзерге төп пакетларның берсе. Бу төрү ысулын кулланып MOSFET өч электрод, капка (G), дренаж (D) һәм чыганак (S) бар. Дренаж (D) пины киселгән һәм кулланылмый. Киресенчә, арткы җылыткыч PCB белән турыдан-туры эретелгән дренаж (D) буларак кулланыла. Бер яктан, ул зур агымнар чыгару өчен кулланыла, икенче яктан, PCB аша җылылык тарата. Шуңа күрә PCBда өч D-PAK такта бар, һәм дренаж (D) тактасы зуррак. Аның төрү үзенчәлекләре түбәндәгечә:
TO-252 / D-PAK пакет размерлары
TO-263 - TO-220 варианты. Ул, нигездә, җитештерү эффективлыгын һәм җылылык таратуны яхшырту өчен эшләнгән. Ул бик югары токны һәм көчәнешне тәэмин итә. Бу урта көчәнешле югары токлы MOSFETларда еш очрый, 150Адан һәм 30Втан югары. D2PAK (TO-263AB) белән беррәттән, ул шулай ук TO263-2, TO263-3, TO263-5, TO263-7 һәм башка стильләрне үз эченә ала, алар TO-263 буйсынган, нигездә, санның төрлелеге һәм ераклыгы аркасында. .
TO-263 / D2PAK пакет размерыs
3. Челтәр массивы пакеты (PGA)
PGA (Pin Grid Array Package) чипы эчендә һәм тышында берничә квадрат массив пиннары бар. Eachәр квадрат массив пин чип тирәсендә билгеле бер ераклыкта урнаштырылган. Пиннар санына карап, ул 2 - 5 түгәрәккә әверелергә мөмкин. Урнаштыру вакытында чипны махсус PGA розеткасына кертегез. Easyиңел чыгу, чыгу һәм югары ышанычлылык өстенлекләренә ия, һәм югары ешлыкларга яраклаша ала.
PGA пакет стиле
Аның чип субстратларының күбесе керамик материалдан эшләнгән, һәм кайберәүләр субстрат буларак махсус пластик резиналар кулланалар. Технология ягыннан, үзәкнең ераклыгы гадәттә 2,54 мм, һәм кадаклар саны 64 дән 447гә кадәр. Бу төр төргәкнең характеристикасы шунда: төрү мәйданы (күләм) кечерәк булса, энергия куллану түбәнрәк (эш башкару) ) каршы тора ала, һәм киресенчә. Чипларның бу төрү стиле беренче көннәрдә еш очрый иде, һәм күбесенчә үзәк эшкәрткеч җайланмалар кебек югары энергия куллану продуктларын төрү өчен кулланылды. Мәсәлән, Intel 80486 һәм Pentium барысы да бу төрү стилен кулланалар; ул MOSFET җитештерүчеләре тарафыннан киң кабул ителми.
4. Кечкенә схема транзистор пакеты (SOT)
SOT (Кечкенә Транзистор) - пач тибындагы кечкенә көч транзистор пакеты, нигездә SOT23, SOT89, SOT143, SOT25 (ягъни SOT23-5) һ.б. SOT323, SOT363 / SOT26 (ягъни SOT23-6) һәм башка төрләр. TO пакетларына караганда кечерәк булган.
SOT пакет төре
SOT23 - еш кулланыла торган транзистор пакеты, өч канатлы формадагы пинклар, ягъни коллектор, эмитер һәм база, алар компонентның озын ягында күрсәтелгән. Алар арасында эмитер һәм баз бер якта. Алар аз көчле транзисторларда, кыр эффект транзисторларында һәм резистор челтәрләре булган композит транзисторларда еш очрый. Аларның яхшы көче бар, ләкин начар сату мөмкинлеге. Күренеш түбәндәге рәсемдә күрсәтелгән.
SOT89 транзисторның бер ягында таралган өч кыска кадак бар. Икенче ягы - җылылык тарату мөмкинлеген арттыру өчен нигезгә тоташтырылган металл җылыткыч. Ул кремний көче өстендәге транзисторларда киң таралган һәм югары көч куллану өчен яраклы. Күренеш түбәндәге рәсемдә (б) күрсәтелгән. ?
SOT143 дүрт канат формасындагы дүрт кадак бар, алар ике яктан да чыгарыла. Пинның киңрәк очлары - коллектор. Бу төр пакет югары ешлыктагы транзисторларда еш очрый, һәм аның тышкы кыяфәте түбәндәге рәсемдә күрсәтелгән. ?
SOT252 - югары көчле транзистор, бер ягыннан өч кадак алып бара, һәм урта пин кыскарак һәм коллектор. Икенче очындагы зуррак кадакка тоташыгыз, ул җылылык тарату өчен бакыр бит, һәм аның тышкы кыяфәте астагы рәсемдә күрсәтелгәнчә.
Гомуми SOT пакетының тышкы кыяфәтен чагыштыру
Дүрт терминаллы SOT-89 MOSFET гадәттә ана такталарда кулланыла. Аның спецификасы һәм үлчәмнәре түбәндәгечә:
SOT-89 MOSFET зурлыгы спецификасы (берәмлек: мм)
5. Кечкенә схема пакеты (SOP)
SOP (Кечкенә Out-Line Package) - SOL яки DFP дип аталган өслек монтаж пакетларының берсе. Пинкалар пакетның ике ягыннан да диңгез канаты формасында ясалган (L формасы). Материаллар пластик һәм керамик. SOP төрү стандартларына SOP-8, SOP-16, SOP-20, SOP-28 һ.б. керә. SOPдан соң сан кадаклар санын күрсәтә. Күпчелек MOSFET SOP пакетлары SOP-8 спецификацияләрен кабул итә. Тармак еш "П" ны калдыра һәм аны SO дип кыскарта (Кечкенә Чыгыш).
SOP-8 пакет зурлыгы
SO-8 беренче тапкыр PHILIP компаниясе тарафыннан эшләнгән. Ул пластикка салынган, җылылык таратучы аскы тәлинкә юк, һәм җылылыкның начар таралуы бар. Бу гадәттә аз көчле MOSFETлар өчен кулланыла. Соңрак, TSOP (Нечкә Кечкенә Пакет Пакеты), VSOP (Бик Кечкенә Пакет Пакеты), SSOP (SOP кысу), TSSOP (Нечкә кысу SOP) һ.б. кебек стандарт спецификацияләр әкренләп алынды; алар арасында TSOP һәм TSSOP гадәттә MOSFET пакетында кулланыла.
SOP MOSFETлар өчен гадәттә кулланыла торган спецификацияләр
6. Дүрт квадрат яссы пакет (QFP)
QFP (Пластик квадрат яссы пакет) пакетындагы чип кадаклары арасы бик кечкенә һәм кадаклар бик нечкә. Бу, гадәттә, зур масштаблы яки ультра-зур интеграль схемаларда кулланыла, һәм кадаклар саны гадәттә 100 дән артык. Бу формада пакетланган чиплар чипны ана тактасына ябыштыру өчен SMT өслеген монтажлау технологиясен кулланырга тиеш. Бу төрү ысулы дүрт төп характеристикага ия: PC PCD схема такталарына чыбыклар урнаштыру SMD өслеген монтажлау технологиясе өчен яраклы; High highгары ешлыклы куллану өчен яраклы; Operating Эшләү җиңел һәм югары ышанычлы; Ch Чип өлкәсе белән төрү өлкәсе арасындагы нисбәт аз. PGA төрү ысулы кебек, бу төрү ысулы да чипны пластик пакетка төреп ала һәм чип вакытында эшләгәндә барлыкка килгән җылылыкны тарата алмый. Бу MOSFET эшчәнлеген яхшырту белән чикләнә; һәм пластик упаковка җайланманың зурлыгын арттыра, ул ярымүткәргечләр җиңел, нечкә, кыска һәм кечкенә булу юнәлешендә үсеш таләпләренә туры килми. Моннан тыш, бу төр төрү ысулы бер производствога нигезләнгән, аз җитештерү эффективлыгы һәм югары упаковка бәясе проблемаларына ия. Шуңа күрә, QFP санлы логика LSI схемаларында микропроцессорлар / капка массивлары өчен куллану өчен кулайрак, һәм шулай ук VTR сигнал эшкәртү һәм аудио сигнал эшкәртү кебек аналог LSI схема продуктларын төрү өчен яраклы.
7 leads Дүрт квадрат яссы пакет (QFN)
QFN (Quad Flat-лидер булмаган пакет) пакеты дүрт ягында да электрод контактлары белән җиһазландырылган. Куркынычсызлык булмаганлыктан, монтаж мәйданы QFPдан кечерәк, биеклеге QFPдан түбән. Алар арасында керамик QFN шулай ук LCC (Куркынычсыз Чип Ташучы) дип атала, һәм пыяла эпокси резин басылган субстрат төп материал кулланып аз бәяле пластик QFN пластик LCC, PCLC, P-LCC һ.б. дип атала. мөһер материалы буларак кечкенә такта зурлыгы, кечкенә күләм, пластик технология. QFN, нигездә, интеграль схема төрү өчен кулланыла, һәм MOSFET кулланылмаячак. Ләкин, Intel интеграль драйвер һәм MOSFET чишелешен тәкъдим иткәнгә, ул DrMOSны QFN-56 пакетында эшләтеп җибәрде ("56" чип артындагы 56 тоташу пинкасына карый).
Әйтергә кирәк, QFN пакеты ультра-нечкә кечкенә схема пакеты (TSSOP) белән бер үк тышкы корыч конфигурациясенә ия, ләкин аның зурлыгы TSSOP белән чагыштырганда 62% кечерәк. QFN модельләштерү мәгълүматлары буенча, аның җылылык җитештерүчәнлеге TSSOP упаковкасына караганда 55% югарырак, һәм электр җитештерүчәнлеге (индуктивлык һәм сыйдырышлык) TSSOP төрүдән 60% һәм 30% югарырак. Иң зур кимчелек - ремонтлау кыен.
QMN-56 пакетында DrMOS
Традицион дискрет DC / DC баскычтан күчү күчү электр энергиясе тыгызлыгы таләпләренә җавап бирә алмый, һәм югары күчү ешлыкларында паразитик параметр эффектлары проблемасын чишә алмый. Технологиянең инновациясе һәм алга китүе белән, күп чиплы модульләр төзү өчен драйверларны һәм MOSFETларны интеграцияләү чынбарлыкка әйләнде. Бу интеграция ысулы шактый урынны саклап калырга һәм энергия куллану тыгызлыгын арттырырга мөмкин. Драйверларны һәм MOSFETларны оптимизацияләү аша ул чынбарлыкка әйләнде. Энергия эффективлыгы һәм югары сыйфатлы DC токы, бу DrMOS интеграль драйвер IC.
Ренесас 2-нче буын DrMOS
QFN-56 корычсыз пакет DrMOS җылылык импедансын бик түбән итә; Эчке чыбык бәйләү һәм бакыр клип дизайны белән, тышкы PCB чыбыклары минимальләштерелергә мөмкин, шуның белән индуктивлык һәм каршылык киметелә. Моннан тыш, кулланылган тирән канал кремний MOSFET процессы үткәрү, күчү һәм капка корылмасы югалтуларын сизелерлек киметергә мөмкин; ул төрле контроллерлар белән туры килә, төрле эш режимнарына ирешә ала, һәм актив фаза конверсия режимын APS (Auto Phase Switching) ярдәм итә. QFN упаковкасына өстәп, ике яклы яссылыксыз упаковка (DFN) шулай ук яңа ярымүткәргечнең төрле компонентларында киң кулланылган яңа электрон төрү процессы. QFN белән чагыштырганда, DFNның ике ягында да азрак электродлар бар.
8 、 Пластик әйдәп баручы чип ташучы (PLCC)
PLCC (Пластик квадрат яссы пакет) квадрат формага ия һәм DIP пакетыннан күпкә кечерәк. Аның тирәсендә 32 кадак бар. Пинкалар пакетның дүрт ягыннан T формасында чыгарыла. Бу пластик продукт. Пин үзәкнең ераклыгы 1,27 мм, һәм кадаклар саны 18 дән 84 гә кадәр. J формасындагы кадаклар җиңел деформацияләнми һәм QFP белән эшләү җиңелрәк, ләкин эретеп ябыштырганнан соң тышкы күренешне тикшерү авыррак. PLCC упаковкасы SMT өслеген монтажлау технологиясе ярдәмендә PCB чыбыкларын урнаштыру өчен яраклы. Кечкенә зурлык һәм югары ышанычлылык өстенлекләренә ия. PLCC упаковкасы чагыштырмача киң таралган һәм LSI, DLD (яки программа логик җайланмасы) һәм башка схемаларда кулланыла. Бу төрү формасы еш BIOS ана тактасында кулланыла, ләкин хәзерге вакытта MOSFETларда аз таралган.
Төп предприятияләр өчен анкапсуляция һәм камилләштерү
Uзәк эшкәрткеч җайланмаларда түбән көчәнешнең һәм югары токның үсеш тенденциясе аркасында, MOSFET-ларда зур чыганак, түбән каршылык, түбән җылылык җитештерү, тиз җылылык тарату һәм кечкенә зурлык булырга тиеш. Чип җитештерү технологиясен һәм процессларын камилләштерү белән беррәттән, MOSFET җитештерүчеләре дә төрү технологиясен камилләштерүне дәвам итәләр. Стандарт тышкы кыяфәт спецификасы белән туры килү нигезендә, алар яңа төрү формаларын тәкъдим итәләр һәм үзләре ясаган яңа пакетлар өчен сәүдә маркасы исемнәрен теркәләләр.
1 、 RENESAS WPAK, LFPAK һәм LFPAK-I пакетлары
WPAK - Ренесас тарафыннан эшләнгән югары җылылык нурланыш пакеты. D-PAK пакетыннан үрнәк алып, чип җылыткычны ана тактага эретәләр, һәм җылылык ана тактасы аша таратыла, шулай итеп кечкенә WPAK пакеты D-PAK чыгару токына да ирешә ала. WPAK-D2 чыбык индуктивлыгын киметү өчен ике югары / түбән MOSFET пакет.
Renesas WPAK пакет зурлыгы
LFPAK һәм LFPAK-I - Ренесас тарафыннан эшләнгән тагын ике кечкенә форма-фактор пакет, алар SO-8 белән туры килә. LFPAK D-PAK белән охшаган, ләкин D-PAKдан кечерәк. LFPAK-i җылылык линкасын җылыту өчен җылыткычны өскә куя.
Ренесас LFPAK һәм LFPAK-I пакетлары
2. Вишай Пауэр-ПАК һәм Поляр-ПАК төрү
Power-PAK - Vishay корпорациясе тарафыннан теркәлгән MOSFET пакет исеме. Power-PAK ике спецификацияне үз эченә ала: Power-PAK1212-8 һәм Power-PAK SO-8.
Vishay Power-PAK1212-8 пакеты
Vishay Power-PAK SO-8 пакеты
Поляр PAK - ике яклы җылылык таратучы кечкенә пакет һәм Вишайның төп төрү технологияләренең берсе. Поляр ПАК гади со-8 пакеты белән бертигез. Аның пакетның өске һәм аскы ягында таралу нокталары бар. Пакет эчендә җылылык туплау җиңел түгел һәм эш агымының тыгызлыгын SO-8 белән чагыштырганда ике тапкыр арттырырга мөмкин. Хәзерге вакытта Vishay STMicroelectronics компаниясенә Polar PAK технологиясен лицензияләде.
Vishay Polar PAK пакеты
3. Онсеми SO-8 һәм WDFN8 яссы корыч пакетлар
Ярымүткәргечтә ике төрле яссы корычлы MOSFETлар эшләнде, алар арасында SO-8 туры килә торган яссы корычны күп такталар куллана. Ярымүткәргечнең яңа ачылган NVMx һәм NVTx көче MOSFETлар үткәрү югалтуларын киметү өчен компакт DFN5 (SO-8FL) һәм WDFN8 пакетларын кулланалар. Анда шулай ук түбән QG һәм драйвер югалтуларын киметү өчен сыйдырышлык бар.
Ярымүткәргечтә SO-8 яссы корыч пакеты
Ярымүткәргеч WDFN8 пакетында
4. NXP LFPAK һәм QLPAK төрү
NXP (элеккеге Филпс) SO-8 төрү технологиясен LFPAK һәм QLPAK итеп яхшыртты. Алар арасында LFPAK дөньяда иң ышанычлы көч SO-8 пакеты булып санала; QLPAK кечкенә күләмле һәм югары җылылык тарату эффективлыгына ия. Гадәттәге SO-8 белән чагыштырганда, QLPAK 6 * 5 мм PCB такта мәйданын били һәм 1,5k / W җылылык каршылыгына ия.
NXP LFPAK пакеты
NXP QLPAK төрү
4. ST ярымүткәргеч PowerSO-8 пакеты
STMicroelectronics көче MOSFET чип төрү технологияләренә SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK һ.б. керә, алар арасында Power SO-8 - SO-8нең камилләштерелгән версиясе. Моннан тыш, PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 һәм башка пакетлар бар.
STMicroelectronics Power SO-8 пакеты
5. Фэрилч ярымүткәргеч көче 56 пакеты
Power 56 - Фаричилдның эксклюзив исеме, һәм аның рәсми исеме DFN5 × 6. Аның упаковка мәйданы еш кулланыла торган TSOP-8 белән чагыштырыла, һәм нечкә пакет компонентның чистарту биеклеген саклый, һәм астагы Термаль-Пад дизайны җылылык каршылыгын киметә. Шуңа күрә күп электр җайланмалары җитештерүчеләре DFN5 × 6 урнаштырдылар.
Фэйрилд Пауэр 56 пакеты
6. Халыкара төзәтүче (IR) туры FET пакеты
Туры FET SO-8 яки кечерәк эз эзендә эффектив суытуны тәэмин итә һәм компьютерларда, ноутбукларда, телекоммуникацияләрдә һәм кулланучылар электроникасы җиһазларында AC-DC һәм DC-DC электр конверсия кушымталары өчен яраклы. DirectFET металл төзелеше ике яклы җылылык таратуны тәэмин итә ала, стандарт пластик дискрет пакетлар белән чагыштырганда, югары ешлыктагы DC-DC чиләк конвертерларының хәзерге эшкәртү мөмкинлекләрен икеләтә арттыра. Туры FET пакеты кирегә куелган төр, дренаж (D) җылыткыч өскә карый һәм металл кабыгы белән капланган, алар аша җылылык тарала. Туры FET упаковкасы җылылык таралуны яхшырта һәм яхшы җылылык тарату белән азрак урын ала.
Йомгаклау
Киләчәктә, электрон җитештерү индустриясе ультра нечкә, миниатюризация, түбән көчәнеш һәм югары ток юнәлешендә үсешен дәвам иткәндә, MOSFETның тышкы кыяфәте һәм эчке төрү структурасы җитештерүнең үсеш ихтыяҗларына яхшырак яраклашу өчен үзгәрәчәк. сәнәгате. Моннан тыш, электрон җитештерүчеләр өчен сайлау бусагасын киметү өчен, модульләштерү һәм система дәрәҗәсендә төрү юнәлешендә MOSFET үсеш тенденциясе көннән-көн ачыкланачак, һәм продуктлар җитештерү һәм бәя кебек күп үлчәмнәрдән координацияләнгән рәвештә үсәчәк. . Пакет - MOSFET сайлау өчен мөһим сылтамаларның берсе. Төрле электрон продуктларның төрле электр таләпләре бар, һәм төрле урнаштыру мохите дә туры килү өчен зурлык спецификацияләрен таләп итә. Фактны сайлауда карар гомуми принцип буенча фактик ихтыяҗлар буенча кабул ителергә тиеш. Кайбер электрон системалар PCB зурлыгы һәм эчке биеклек белән чикләнә. Мәсәлән, элемтә системаларын модуль белән тәэмин итү гадәттә биеклек чикләүләре аркасында DFN5 * 6 һәм DFN3 * 3 пакетларын куллана. кайбер ACDC электр тәэминатларында, ультра-нечкә конструкцияләр яки кабык чикләүләре аркасында TO220 пакетланган MOSFETларны җыю өчен яраклы. Бу вакытта кадаклар турыдан-туры тамырга кертелергә мөмкин, бу TO247 пакетланган продуктларга яраксыз; кайбер ультра-нечкә конструкцияләр җайланма кадакларының иелүен һәм яссы булуын таләп итә, бу MOSFET сайлау катлаулылыгын арттырачак.
MOSFETны ничек сайларга
Бер тапкыр инженер миңа беркайчан да MOSFET мәгълүмат битенең беренче битенә карамаганын әйтте, чөнки "практик" мәгълүмат икенче биттә һәм аннан соң гына күренде. MOSFET мәгълүмат битендәге диярлек һәр бит дизайнерлар өчен кыйммәтле мәгълүматны үз эченә ала. Ләкин җитештерүчеләр биргән мәгълүматны ничек аңлатырга икәнлеге һәрвакытта да аңлашылмый.
Бу мәкалә MOSFETларның кайбер төп спецификацияләрен, аларның мәгълүматлар таблицасында ничек күрсәтелүен һәм аларны аңларга кирәк булган ачык сурәтне күрсәтә. Күпчелек электрон җайланмалар кебек, MOSFETлар эш температурасына тәэсир итәләр. Шуңа күрә күрсәтелгән күрсәткечләр кулланыла торган тест шартларын аңлау мөһим. "Продукцияне кертү" дә күргән күрсәткечләрнең "максималь" яки "типик" кыйммәтләр булуын аңлау бик мөһим, чөнки кайбер мәгълүматлар таблицасы моны ачыкламый.
Вольт дәрәҗәсе
MOSFETны билгеләүче төп характеристика - аның дренаж чыганагы көчәнеше VDS, яки "дренаж чыганагы өзелү көчәнеше", бу капка чыганакка һәм дренаж агымына кыска схема булганда MOSFET зыянсыз каршы тора ала торган иң югары көчәнеш. 250μA. . VDS шулай ук "абсолют максималь көчәнеш 25 ° C" дип атала, ләкин бу абсолют көчәнешнең температурага бәйле булуын онытмаска кирәк, һәм мәгълүмат битендә гадәттә "VDS температура коэффициенты" бар. Сез шулай ук аңларга тиеш, максималь VDS - көчәнеш көчәнеше, шулай ук чылбырда булырга мөмкин булган көчәнеш очкычлары. Әйтик, 30В җайланмасын 30В электр белән тәэмин итүдә 100мВ, 5нс сикерү белән куллансагыз, көчәнеш җайланманың абсолют максимум чикләрен узачак һәм җайланма кар көчлегенә керә ала. Бу очракта MOSFETның ышанычлылыгы гарантияләнә алмый. Highгары температурада температура коэффициенты өзелү көчәнешен сизелерлек үзгәртә ала. Мәсәлән, 600V көчәнеш дәрәҗәсе булган кайбер N-канал MOSFETларның уңай температура коэффициенты бар. Алар максималь тоташу температурасына якынлашканда, температура коэффициенты бу MOSFETларның 650В MOSFETлар кебек эш итүенә китерә. Күпчелек MOSFET кулланучыларының дизайн кагыйдәләре 10% - 20% ка кадәр факторны таләп итә. Кайбер конструкцияләрдә, ватылу көчәнешенең 25 ° C дәрәҗәсендәге бәядән 5% - 10% югарырак булуын исәпкә алып, дизайнга бик файдалы булган дизайнга тиешле файдалы маржа өстәләчәк. MOSFETларны дөрес сайлау өчен шул ук мөһим, үткәрү процессында капка чыганагы көчәнеш VGS ролен аңлау. Бу көчәнеш - MOSFETның максималь RDS (кабызылган) шартларда тулы үткәрүен тәэмин итүче көчәнеш. Шуңа күрә каршылык һәрвакыт VGS дәрәҗәсе белән бәйле, һәм бу көчәнештә генә җайланма кабызыла ала. Дизайнның мөһим нәтиҗәсе - сез MOSFETны RDS (on) рейтингына ирешү өчен кулланылган минималь VGSдан түбән көчәнеш белән тулысынча кабыза алмыйсыз. Мәсәлән, 3.3В микроконтроль белән MOSFETны тулысынча йөртү өчен, MOSFETны VGS = 2.5V яки түбәнрәк кабызырга кирәк.
Каршылык, капка корылмасы, һәм "хезмәт фигурасы".
MOSFET-ның каршылыгы һәрвакыт бер яки берничә капкадан чыганак көчәнешендә билгеләнә. Максималь RDS (лимит) лимит гадәти кыйммәттән 20% - 50% югарырак булырга мөмкин. РДСның максималь лимиты, гадәттә, 25 ° C температурада тоташуны күрсәтә. Higherгары температурада, RDS (кабызу) 30-дан 150% ка кадәр артырга мөмкин, 1-нче рәсемдә күрсәтелгәнчә. RDS (кабызу) температура белән үзгәрә һәм минималь каршылык бәясе гарантияләнә алмый, RDS нигезендә токны табу юк бик төгәл ысул.
Рәсем 1 RDS (кабызылган) максималь эш температурасының 30% - 150% диапазонында температура белән арта
Каршылык N-канал өчен дә, P-канал MOSFET өчен дә бик мөһим. Электр белән тәэмин итүне күчергәндә, Qg - N-канал MOSFETлар өчен төп сайлау критерийы, чөнки электр энергиясе күчерүдә кулланыла, чөнки Qg югалтуларга тәэсир итә. Бу югалтуларның ике эффекты бар: берсе - MOSFETны кабызу һәм сүндерү; икенчесе - һәр күчү процессында капка сыйдырышлыгын зарядлау өчен кирәк булган энергия. Шуны истә тотарга кирәк: Qg капка чыганагы көчәнешенә бәйле, хәтта түбән Vgs куллану күчү югалтуларын киметсә дә. Кушымталарны күчерүдә куллану өчен эшләнгән MOSFETларны чагыштыруның тиз ысулы буларак, дизайнерлар еш үткәрү югалтулары өчен RDS (кабызылган) һәм югалтуларны күчерү өчен Qg формуласын кулланалар: RDS (on) xQg. Бу "мактау фигурасы" (FOM) җайланманың эшенә йомгак ясый һәм MOSFETларны типик яки максималь кыйммәтләр белән чагыштырырга мөмкинлек бирә. Devicesайланмалар арасында төгәл чагыштыруны тәэмин итү өчен, сез бер үк VGSның RDS (кабызу) һәм Qg өчен кулланылуына, һәм типик һәм максималь кыйммәтләрнең басмада берләшмәвенә инанырга тиеш. Түбән FOM сезгә кушымталарны күчерүдә яхшырак эш бирәчәк, ләкин гарантияләнмәгән. Иң яхшы чагыштыру нәтиҗәләрен фактик схемада гына алырга мөмкин, һәм кайбер очракларда схеманы һәр MOSFET өчен яхшы көйләргә кирәк булырга мөмкин. Төрле сынау шартларына нигезләнеп бәяләнгән ток һәм көчнең таралуы, күпчелек MOSFETларның мәгълүмат битендә бер яки берничә өзлексез дренаж агымнары бар. Рейтингның күрсәтелгән очрак температурасында (мәсәлән, TC = 25 ° C), яисә әйләнә-тирә температурада (мәсәлән, TA = 25 ° C) булу-булмавын ачыклау өчен сез мәгълүмат битенә игътибар белән карарга теләрсез. Бу кыйммәтләрнең кайсысы җайланманың характеристикасына һәм кулланылышына бәйле булачак (2 нче рәсемне кара).
Рәсем 2 Барлык абсолют максималь ток һәм көч кыйммәтләре - чын мәгълүмат
Кул белән тотылган җайланмаларда кулланылган кечкенә өслек монтаж җайланмалары өчен иң актуаль дәрәҗә 70 ° C тирә температурада булырга мөмкин. Heatылыткычлар һәм мәҗбүри суыту булган зур җиһазлар өчен хәзерге дәрәҗә TA = 25 actual фактик ситуациягә якынрак булырга мөмкин. Кайбер җайланмалар өчен, пакет пакет чикләренә караганда максималь тоташу температурасында күбрәк ток эшкәртә ала. Кайбер мәгълүмат таблицаларында бу "чикләнгән" агымдагы дәрәҗә "пакет белән чикләнгән" агым дәрәҗәсенә өстәмә мәгълүмат булып тора, бу сезгә үлемнең ныклыгы турында идея бирә ала. Шундый ук уйлар температураның гына түгел, ә вакытында да бәйле булган өзлексез энергия таралуга кагыла. PD = 4Wда 10 секунд дәвамында TA = 70 at җайланмасын күз алдыгызга китерегез. "Даими" вакыт периоды нәрсә MOSFET пакетына карап үзгәрәчәк, шуңа күрә сез 10 секунд, 100 секунд яки 10 минуттан соң электр таркалуының нинди булуын күрер өчен, мәгълүматлар таблицасыннан нормальләштерелгән җылылык вакытлы импеданс сюжетын кулланырга теләрсез. . 3 нче рәсемдә күрсәтелгәнчә, 10 секундлык импульстан соң бу махсус җайланманың җылылык каршылык коэффициенты якынча 0,33 тәшкил итә, димәк, пакет якынча 10 минуттан соң җылылык туенуга җиткәч, җайланманың җылылык тарату сыйфаты 4W урынына 1,33W тәшкил итә. . Яхшы җылыту вакытында җайланманың җылылык тарату сыйфаты 2W тирәсенә җитә ала.
Рәсем 3 Көч импульсы кулланылганда MOSFETның җылылык каршылыгы
Чынлыкта, без MOSFETны ничек сайларга икәнен дүрт этапка бүлеп була.
Беренче адым: N каналын яки P каналын сайлагыз
Сезнең дизайныгыз өчен дөрес җайланма сайлауда беренче адым N-канал яки P-канал MOSFET кулланыргамы-юкмы дигән карар кабул итү. Типик көч куллануда, MOSFET җиргә тоташканда һәм йөк электр көчәнешенә тоташканда, MOSFET түбән як ачкычны формалаштыра. Түбән яклы ачкычта, N-канал MOSFETлар җайланманы сүндерү яки кабызу өчен кирәк булган көчәнешне исәпкә алып кулланылырга тиеш. MOSFET автобуска тоташканда һәм җиргә йөкләнгәндә, югары яклы ачкыч кулланыла. P-канал MOSFETлар гадәттә бу топологиядә кулланыла, бу шулай ук көчәнеш саклагычлары аркасында. Кушымта өчен кирәкле җайланманы сайлау өчен, сез җайланма йөртү өчен кирәк булган көчәнешне һәм аны сезнең дизайныгызда эшләүнең иң җиңел ысулын билгеләргә тиеш. Киләсе адым - кирәкле көчәнеш рейтингын яки җайланма каршы тора алган максималь көчәнешне билгеләү. Вольт рейтингы никадәр югары булса, җайланманың бәясе дә шулкадәр югары. Практик тәҗрибә буенча, бәяләнгән көчәнеш электр көчәнешеннән яки автобус көчәнешеннән зуррак булырга тиеш. Бу MOSFET уңышсыз калмасын өчен җитәрлек яклау бирәчәк. MOSFET сайлаганда, дренаждан чыганакка, ягъни максималь VDS максималь көчәнешне билгеләргә кирәк. Моны белү мөһим, максималь көчәнеш MOSFET температура үзгәрүләренә каршы тора ала. Дизайнерлар бөтен эш температурасы диапазонында көчәнеш үзгәрүләрен сынап карарга тиеш. Рейтингланган көчәнеш, схеманың өзелмәсен өчен, бу үзгәрү диапазонын каплар өчен җитәрлек маржа булырга тиеш. Дизайн инженерлары карарга тиеш булган бүтән куркынычсызлык факторларына мотор яки трансформатор кебек электрониканы күчү аркасында китерелгән көчәнеш күчергечләре керә. Бәяләнгән көчәнешләр төрле кушымталар өчен төрле; гадәттә, күчерелмә җайланмалар өчен 20В, FPGA электр белән тәэмин итү өчен 20-30В, 85-220ВАК кушымталары өчен 450-600В.
2 адым: бәяләнгән токны билгеләгез
Икенче адым - MOSFETның хәзерге рейтингын сайлау. Схема конфигурациясенә карап, бу бәяләнгән ток максималь ток булырга тиеш, ул барлык шартларда да түзә ала. Вольт ситуациясенә охшаган, дизайнер сайланган MOSFET бу агымдагы рейтингка каршы тора алуын тәэмин итәргә тиеш, хәтта система агым очкычларын барлыкка китергәндә дә. Каралган ике агым шартлары - өзлексез режим һәм импульс. Даими үткәрү режимында MOSFET тотрыклы хәлдә, җайланма аша ток өзлексез агып тора. Импульс очкычы җайланма аша агып торган зур үсүне (яки ток токын) аңлата. Бу шартларда максималь ток билгеләнгәннән соң, бу максималь токны эшли ала торган җайланма сайлау гына тора. Рейтингланган токны сайлаганнан соң, үткәрү югалтуын да исәпләргә кирәк. Факттагы очракларда MOSFET идеаль җайланма түгел, чөнки үткәрү процессы вакытында электр энергиясен югалту бар, ул үткәрү югалту дип атала. MOSFET җайланманың RDS (ON) белән билгеләнгән һәм температура белән сизелерлек үзгәргән "кабызылганда" үзгәрүчән резистор кебек эш итә. Deviceайланманың көчен югалту Iload2 × RDS (ON) белән исәпләнергә мөмкин. Каршылык температура белән үзгәргәнгә, энергия югалту да пропорциональ үзгәрәчәк. MOSFET өчен кулланылган көчәнеш VGS никадәр югары булса, RDS (ON) кечерәк булыр; киресенчә, RDS (ON) югарырак булачак. Система дизайнеры өчен монда система көчәнешенә карап сәүдә-сатулар керә. Көчле конструкцияләр өчен түбән көчәнешләрне куллану җиңелрәк (һәм ешрак), сәнәгать конструкцияләре өчен югары көчәнешләр кулланырга мөмкин. Игътибар итегез, RDS (ON) каршылыгы ток белән бераз күтәреләчәк. RDS (ON) резисторының төрле электр параметрларында үзгәрешләр җитештерүче тарафыннан бирелгән техник мәгълүматлар таблицасында табылырга мөмкин. Технология җайланма характеристикасына зур йогынты ясый, чөнки кайбер технологияләр максималь VDSны арттырганда RDS (ON) ны арттыралар. Мондый технология өчен, VDS һәм RDS (ON) киметергә уйласагыз, сез чип күләмен арттырырга тиеш, шуның белән туры килгән пакет күләмен һәм үсеш чыгымнарын арттырырга тиеш. Тармакта чип зурлыгының үсешен контрольдә тотарга тырышучы берничә технология бар, аларның иң мөһиме - канал һәм корылма баланслау технологияләре. Траншея технологиясендә тирән окоп ваферга салынган, гадәттә түбән көчәнеш өчен сакланган, каршылыклы RDS (ON) киметү өчен. Максималь VDSның RDS (ON) тәэсирен киметү өчен, үсеш процессында эпитаксиаль үсеш баганасы / эфир баганасы процессы кулланылды. Мәсәлән, Фэрилд ярымүткәргеч SuperFET дип аталган технология эшләде, ул RDS (ON) киметү өчен өстәмә җитештерү адымнары өсти. RDS (ON) бу фокус мөһим, чөнки стандарт MOSFETның өзелү көчәнеше арта барган саен, RDS (ON) тиз арта һәм үлү күләменең артуына китерә. SuperFET процессы RDS (ON) белән вафер зурлыгы арасындагы экспоненциаль бәйләнешне сызыклы бәйләнешкә үзгәртә. Шул рәвешле, SuperFET җайланмалары кечкенә үлчәм үлчәмнәрендә идеаль түбән RDS (ON) ирешә ала, хәтта ватылу көчәнешләре 600V кадәр булса да. Нәтиҗә шунда: вафер зурлыгы 35% ка кадәр киметелергә мөмкин. Соңгы кулланучылар өчен бу пакет күләменең сизелерлек кимүен аңлата.
Өченче адым: rылылык таләпләрен билгеләгез
MOSFET сайлауда чираттагы адым - системаның җылылык таләпләрен исәпләү. Дизайнерлар ике төрле сценарийны, иң начар сценарийны һәм реаль дөнья сценарийын карарга тиеш. Иң начар очракларны исәпләү нәтиҗәләрен кулланырга киңәш ителә, чөнки бу нәтиҗә зуррак куркынычсызлык маржасын тәэмин итә һәм системаның эшләмәвен тәэмин итә. Шулай ук MOSFET мәгълүматлар таблицасына игътибар кирәк булган кайбер үлчәү мәгълүматлары бар; пакетланган җайланманың ярымүткәргеч тоташуы һәм әйләнә-тирә мохит, һәм максималь температура кебек җылылык каршылыгы. Deviceайланманың тоташу температурасы максималь тирә температурага, шулай ук җылылык каршылыгы һәм энергиянең таралу продуктына тигез (тоташу температурасы = максималь тирә температура + [җылылык каршылыгы × көченең таралуы]). Бу тигезләмә буенча, системаның максималь энергия таралуы чишелергә мөмкин, бу билгеләмә буенча I2 × RDS (ON) тигез. Дизайнер җайланма аша узачак максималь токны билгеләгәнгә, RDS (ON) төрле температурада исәпләнә ала. Әйтергә кирәк, гади җылылык модельләре белән эш иткәндә, дизайнерлар шулай ук ярымүткәргеч тоташу / җайланма корпусы һәм корпус / әйләнә-тирә җылылык сыйдырышлыгын исәпкә алырга тиеш. моның өчен басылган схема тактасы һәм пакет шунда ук җылынмаска тиеш. Кардан өзелү - ярымүткәргеч җайланмадагы кире көчәнеш максималь кыйммәттән артып, җайланмадагы токны арттыру өчен көчле электр кыры формалаштыру дигән сүз. Бу ток көчен таратыр, җайланманың температурасын күтәрер, һәм җайланмага зыян китерер. Ярымүткәргеч компанияләр җайланмаларда кар көчләрен сынаячаклар, кар көчәнешен исәпләячәкләр, яки җайланманың ныклыгын сынап карыйлар. Каралган көчәнеш көчәнешен исәпләү өчен ике ысул бар; берсе - статистик ысул, икенчесе - җылылык исәпләү. Термаль исәпләү киң кулланыла, чөнки ул практик. Күпчелек компанияләр җайланмаларны сынау детальләрен бирделәр. Мәсәлән, Фэйрилд ярымүткәргеч "Power MOSFET Кар көчлеге күрсәтмәләре" белән тәэмин итә (Power MOSFET Кар көчлеге күрсәтмәләре - Фэрилч сайтыннан күчереп алып була). Хисаплаудан тыш, кар көчләренә технология дә зур йогынты ясый. Мәсәлән, үлү күләменең артуы кар көчлегенә каршы тора һәм ахыр чиктә җайланманың ныклыгын арттыра. Соңгы кулланучылар өчен бу системада зуррак пакетлар куллануны аңлата.
4 адым: Күчергечнең эшләвен билгеләгез
MOSFET сайлауда соңгы адым - MOSFETның күчүчәнлеген билгеләү. Күчерү эшенә тәэсир итүче бик күп параметрлар бар, ләкин иң мөһиме - капка / дренаж, капка / чыганак һәм дренаж / чыганак сыйдырышлыгы. Бу конденсаторлар җайланмада күчү югалтуларын тудыралар, чөнки алар күчкән саен зарядка алалар. Шуңа күрә MOSFETның күчү тизлеге кими, һәм җайланманың эффективлыгы да кими. Күчерү вакытында җайланмадагы гомуми югалтуларны исәпләү өчен, дизайнер кабызу вакытында (Eon) һәм сүндерү вакытында (Eoff) югалтуларны исәпләргә тиеш. MOSFET күчергечнең гомуми көче түбәндәге тигезләмә белән күрсәтелергә мөмкин: Psw = (Eon + Eoff) × күчү ешлыгы. Капка корылмасы (Qgd) эшкә күчү иң зур йогынты ясый. Эшчәнлекне күчү мөһимлегенә нигезләнеп, бу күчү проблемасын чишү өчен гел яңа технологияләр эшләнә. Чип күләмен арттыру капка корылмасын арттыра; бу җайланма күләмен арттыра. Күчерү югалтуларын киметү өчен, канал калын төбен оксидлаштыру кебек яңа технологияләр барлыкка килде, алар капка корылмасын киметүне максат итеп куйдылар. Мәсәлән, SuperFET яңа технологиясе үткәрү югалтуларын киметергә һәм RDS (ON) һәм капка корылмасын (Qg) киметеп күчү эшләрен яхшырта ала. Шул рәвешле, MOSFETлар күчү вакытында югары тизлектәге көчәнеш күчергечләрен (dv / dt) һәм ток күчергечләрен (ди / дт) җиңә ала, һәм хәтта югары күчү ешлыкларында ышанычлы эшли ала.
Пост вакыты: 23-2023 октябрь
